首頁 > 產(chǎn)品中心 > 半導(dǎo)體仿真 
1 概述
ANSYS RedHawk-SC是一款適用于SoC設(shè)計的行業(yè)標(biāo)準(zhǔn)電源噪聲和可靠性簽核解決方案。RedHawk在芯片設(shè)計方面成績卓著，支持您構(gòu)建高性能、低能耗的SoC，可有效解決移動、通信、高性能計算、汽車和物聯(lián)網(wǎng)（IoT）等市場中的熱、電遷移（EM）和靜電放電（ESD）問題。
RedHawk-SC是基于Ansys SeaScape構(gòu)建的下一代解決方案，Ansys SeaScape是一個針對電子系統(tǒng)設(shè)計和仿真的定制設(shè)計的大數(shù)據(jù)架構(gòu)。SeaScape提供了每核可擴展性，靈活的設(shè)計數(shù)據(jù)訪問，即時設(shè)計啟動，支持MapReduce的分析以及許多其他革命性的功能。
Ansys RedHawk-SC是用于下一代設(shè)計的電源噪聲和可靠性驗收的新標(biāo)準(zhǔn)，已經(jīng)過生產(chǎn)驗證和硅驗證。底層的彈性計算體系結(jié)構(gòu)具有可擴展性，可以在幾個小時內(nèi)解決大的芯片。大數(shù)據(jù)分析可實現(xiàn)快速的數(shù)據(jù)挖掘，以推動可行的結(jié)果和優(yōu)化。RedHawk-SC可以在一夜之間探索成千上萬種切換方案，并通過分析多個不同的參數(shù)確定大量矢量集的優(yōu)先級。RedHawk-SC專為多站點協(xié)作而構(gòu)建，使您能夠同時查看，調(diào)試和瀏覽設(shè)計和仿真數(shù)據(jù)。使用RedHawk-SC，您可以在幾秒鐘內(nèi)加載大的設(shè)計，運行復(fù)雜的多變量分析，推動設(shè)計優(yōu)化并更快地完成設(shè)計。
2 功能特點
? RedHawk-SC關(guān)鍵功能
· IR壓降分析
· 熱感知EM 分析
· 電壓變化的時序影響分析
· 矢量和無矢量活動
· 芯片/封裝電熱協(xié)同仿真
· 云彈性計算
· 先進的 root-cause和ECO 分析
? 芯片封裝協(xié)同分析
在針對移動手機或服務(wù)器的電子系統(tǒng)中，處理器和存儲器等IC負責(zé)執(zhí)行應(yīng)用程序和數(shù)據(jù)處理功能，消耗的功率最多。這些IC與它們的I/O電路之間輸入/輸出的數(shù)據(jù)量最大，并且產(chǎn)生的有害功率、熱量以及EMI信號也最大。
IC消耗的功率與其電源電壓直接相關(guān)。由于閾值電壓不會一同縮放，電源和閾值電壓之間的差距縮小，從而降低了噪聲容限。
隨著技術(shù)的發(fā)展，由于封裝阻抗日益增加，對降低成本和能耗的需求使芯片和封裝級別的供電網(wǎng)絡(luò)（PDN）設(shè)計變得復(fù)雜。這減少了電壓，對芯片而言成為有害級別。
RedHawk-CPA支持您無縫導(dǎo)入封裝布局，以及針對封裝感知和精確的片上靜態(tài)IR降以及交流熱點分析考慮去耦電容和電感。
? 熱感知EM
ESD及電源/接地和信號EM是亞16nm級別迫切需要解決的兩個可靠性問題。EM和ESD分析的精確度以及覆蓋率極為重要。隨著導(dǎo)線中的電流增加，工作電壓會降低，EM范圍會縮小。由于FinFET的使用，自熱被添加到熱問題中。在汽車等眾多應(yīng)用領(lǐng)域，了解、分析并優(yōu)化每個IC設(shè)計以便實現(xiàn)正確熱行為至關(guān)重要。
RedHawk為熱感知電源/接地和信號線EM驗證提供全面支持，在盡量減少誤報的同時準(zhǔn)確分析EM沖突，即使是基于FinFET的先進設(shè)計亦可從中受益。在與ANSYS PathFinder結(jié)合使用時，RedHawk可以執(zhí)行SoC級別ESD完整性分析，從ESD事件（HBM、CDM）為所有電流通路（導(dǎo)線和過孔）提供連接性和互連故障檢查。RedHawk在電源EM、信號EM和SoC ESD簽核方面獲得芯片代工廠認證。
? 容量和性能
目前的片上系統(tǒng)（SoC）擁有更大規(guī)模的整合內(nèi)容，并且采用先進的工藝技術(shù)。因此，必須考慮的設(shè)計參數(shù)的數(shù)量正在迅速增加。這為執(zhí)行分析帶來了性能瓶頸：最好的情況是要運行數(shù)天，最壞的情況是根本無法運行。
RedHawk采用先進的分布式機器處理（DMP）技術(shù)，可為您提供模擬包含10億多個實例的設(shè)計所需的大容量和高性能。DMP擁有的簽核精確度僅可通過扁平仿真獲得。
DMP還利用私有機器群集不斷增強的處理能力和可用存儲容量，對整個芯片的RLC網(wǎng)絡(luò)矩陣進行仿真，并使用完全分布式和交叉耦合的封裝模型。通過+執(zhí)行全芯片扁平分析，RedHawk能夠保持動態(tài)壓降、EM和ESD的簽核精確度。
? 經(jīng)過芯片驗證的簽核精確度
在芯片級別，對工藝技術(shù)的使用往往受到以下一個或多個因素的驅(qū)動：更快的性能、更大的帶寬、更高的性能功率比和更小的晶片尺寸。工藝技術(shù)越新，失敗的幾率越大，設(shè)計錯誤造成的代價也就越高。這便是簽核認證如此重要的原因。
自2006年以來，TSMC和ANSYS工程師便在每個工藝技術(shù)方面展開緊密合作，確保ANSYS解決方案考慮到工藝的所有新規(guī)則、參數(shù)和要求，并確保其結(jié)果與測試芯片的參考結(jié)果保持一致。
ANSYS解決方案通過了先進的7nm工藝認證。ANSYS中能夠支持認證的主要功能包括支持著色、多位多高度（MBMH）單元精確建模、特殊通過結(jié)構(gòu)建模，以及相關(guān)的復(fù)雜電遷移（EM）規(guī)則。這個級別的認證標(biāo)準(zhǔn)有助于確保一次流片成功。
? 電源噪聲對時序的影響
設(shè)計中的動態(tài)壓降可能對時鐘抖動、關(guān)鍵路徑和時序產(chǎn)生影響。如今的設(shè)計擁有多個時鐘和電源域，在簽核前對時鐘樹的性能進行評估，識別并分析抖動、信號串?dāng)_和時序問題便非常重要。
RedHawk的快速全芯片級時序影響分析可幫助您評估時鐘樹性能。此外，它還支持您對可能受抖動、信號串?dāng)_和時序問題影響的電路零部件進行識別。RedHawk的SPICE精確簽核仿真可幫助您識別時鐘樹、受影響的關(guān)鍵路徑和電路時序的問題，并采取措施消除這些問題。
? 高級IC封裝的完整性與可靠性
對包括片上系統(tǒng)（SoC）在內(nèi)的集成電路（IC）設(shè)計師而言，有一個持續(xù)的策略，就是通過集成化和小型化，在增加性能和帶寬的同時降低能耗和占用面積。
對于任何封裝技術(shù)，完整性、可靠性和成本都是需要優(yōu)化的三大主要因素。完整性因素涉及電源和信號噪聲?？煽啃陨婕盁?、電遷移（EM）、靜電放電（ESD）、電磁干擾（EMI）和熱致結(jié)構(gòu)應(yīng)力問題。成本則涉及幾乎所有應(yīng)用，尤其是消費品和物聯(lián)網(wǎng)（IoT）設(shè)備。在每種芯片的封裝、電路板和系統(tǒng)的背景下優(yōu)化和確保芯片（晶片級別）的完整性和可靠性，這非常復(fù)雜，并且涉及多個晶片時成本只會增加。
ANSYS解決方案使您能夠確保您先進的2.5D或3D-IC封裝設(shè)計可滿足芯片、封裝和系統(tǒng)級別的完整性和可靠性要求。
